一文读懂DC/AC SCAN测试技术

SCAN技术，也就是ATPG技术--测试std-logic，重要实现工具是：产生ATPG使用Mentor的TestKompress和synopsysTetraMAX；插入scanchain重要使用synopsys的DFTcompiler通常，我们所说的DCSCAN就是normalscantest即慢速测试，测试频率是10M-30M，ACSCAN也就是at-speedscan即实速测试，测试频率与芯片真实工作频率是相同的。

本文将会根据DC/ACSCAN的概念展开描述，并将他们进行差别比较，让你更加全面的了解DC/ACSCAN测试技术。

SCAN技术，也就是ATPG技术--测试std-logic，重要实现工具是：产生ATPG使用Mentor的TestKompress和synopsysTetraMAX；插入scanchain重要使用synopsys的DFTcompiler通常，我们所说的DCSCAN就是normalscantest即慢速测试，测试频率是10M-30M，ACSCAN也就是at-speedscan即实速测试，测试频率与芯片真实工作频率是相同的。

70年代到1995年这段时间里，由于芯片的工作频率很低只有20-100M，scan测试只有DCSCAN，我们就能捕捉到所有std-logic的制造缺陷。但是1995年以后，测试科学家和工程师发现通过DCSCAN测试没有缺陷的芯片在高工作频率下使用会有问题。其根本原因是随着制造工艺向深亚微米迈进，芯片的工作频率也提高到200M-1G，原来的SCAN测试方法和模型不再能捕捉到所有的std-logic的制造缺陷。大家的一致想法就是-奔跑吧，SCAN，把SCAN的频率新增到与芯片的真实工作频率一致，同时使用新的TransiTIonatpgmodel来产生测试pattern.

下面我们介绍DCSCAN与ACSCAN的异同

现在的工业量产的高速芯片都会要求能做DCSCAN测试和ACSCAN测试，所以DFT工程师也要同时插入两种测试电路，产生两套测试patterns。

具体实现流程如下

1读入没有插入scan的网表

2使用Designcompiler插入scanchain和OCC（onchipclocking）模块，同时插入mux，fixDRC

3使用Testcompress实现EDT压缩scanchain

4使用Testcompress产生测试DC/ACpattern，同时产生测试验证的Testbench

5验证DC/ACpatterns的正确性和电路的正确性

6使用SDF，验证DC/ACpatterns相关电路的时序是否满足要求

7使用DC/ACpatterns（wgl文件）转换成ATE所需格式，在ATE上调试和使用